Ein Maß dafür, wie viele Taktzyklen die interne Clock pro Stunde vom Idealwert driftet

Zyklen, die im Simulator ersichtlich sind, aber zwischen denen in der Realität keine Zeit vergeht

Anzahl an Taktzyklen, die das FPGA benötigt, um ein Register zu beschreiben

Extra Zyklen, die der Simulator als Puffer aufschlägt